簡(jiǎn)介：芯片承載著電子工業(yè)的興衰,50多年來(lái)，集成電路（IC）一直按照摩爾定律前行。但是，IC芯片的密度和計(jì)算機(jī)的速度能夠一直按照摩爾定律前行嗎？又有哪些物理極限和技術(shù)極限需要突破？最小晶體管到底可以由多少個(gè)原子構(gòu)成？是否有能夠替代硅的電子集成制造技術(shù)？這些問(wèn)題困惑并激勵(lì)著人們

芯片承載著電子工業(yè)的興衰

50多年來(lái)，集成電路（IC）一直按照摩爾定律前行。但是，IC芯片的密度和計(jì)算機(jī)的速度能夠一直按照摩爾定律前行嗎？又有哪些物理極限和技術(shù)極限需要突破？最小晶體管到底可以由多少個(gè)原子構(gòu)成？是否有能夠替代硅的電子集成制造技術(shù)？這些問(wèn)題困惑并激勵(lì)著人們?nèi)ふ倚碌耐黄瓶?。摩爾定律?huì)把我們引向何方？

1959年，著名科學(xué)家理查德·費(fèi)曼（Richard P.Feymann，1918~1988》在美國(guó)物理學(xué)會(huì)上作了一次《底層有足夠空間》的報(bào)告。學(xué)術(shù)界普遍認(rèn)為，以該文為標(biāo)志，人們開(kāi)始了微納技術(shù)的研究。IC技術(shù)的發(fā)展也證明了費(fèi)曼的這一觀點(diǎn)。

在芯片產(chǎn)業(yè)的初期階段，如二十世紀(jì)六七十年代，當(dāng)時(shí)的芯片規(guī)模很小，只有幾十個(gè)到上百個(gè)晶體管。芯片的設(shè)計(jì)通常是由設(shè)計(jì)人員在圖紙上手工繪制晶體管版圖，并且手動(dòng)計(jì)算測(cè)試向量，用于產(chǎn)品的測(cè)試。這些測(cè)試通常可以保證芯片的功能和每個(gè)晶體管都被測(cè)試到。

隨著芯片產(chǎn)業(yè)的發(fā)展，今天的芯片可以集成數(shù)十億晶體管，有上百億的連線，最新的Apple A12 Bionic SoC有69億個(gè)晶體管，由臺(tái)積電的7nm工藝代工制造。用手工設(shè)計(jì)和計(jì)算的方法來(lái)實(shí)現(xiàn)芯片的設(shè)計(jì)和測(cè)試是一個(gè)不可能完成的任務(wù)。當(dāng)芯片內(nèi)部的晶體管數(shù)目呈指數(shù)級(jí)增加，芯片的輸入輸出管腳并沒(méi)有指數(shù)級(jí)地增長(zhǎng)。比如一個(gè)集成了數(shù)十億晶體管的芯片通常只有幾百個(gè)管腳可用于測(cè)試。如何利用這些有限的管腳來(lái)充分測(cè)試芯片內(nèi)部每個(gè)晶體管和每條互連線便成為了一個(gè)巨大的挑戰(zhàn)。

另外，如果芯片設(shè)計(jì)中僅僅考慮芯片功能的測(cè)試，這些針對(duì)功能的測(cè)試向量將遠(yuǎn)遠(yuǎn)不足以保證芯片中數(shù)目龐大的晶體管都被測(cè)試到，這樣做直接的后果是芯片的測(cè)試質(zhì)量得不到保證。唯一的解決辦法是在芯片設(shè)計(jì)中引入測(cè)試的模塊，或者說(shuō)進(jìn)行可測(cè)性設(shè)計(jì)，從而來(lái)保證我們可以檢測(cè)到芯片生產(chǎn)中的制造缺陷。

IC芯片越做越小，而功能越來(lái)越強(qiáng)，這得益于光刻技術(shù)和微納技術(shù)的發(fā)展。1971年，英特爾（Intel）開(kāi)發(fā)出第一代也是世界上第一個(gè)微處理器芯片4004，包含了4個(gè)芯片，由2300個(gè)晶體管組成。該微處理器是為便攜式計(jì)算器而研發(fā)的，供應(yīng)給日本計(jì)算器制造商。英特爾的第二款微處理器芯片8008被用到計(jì)算機(jī)中，推動(dòng)了微處理器芯片的研發(fā)。1982年，英特爾的微處理器80286采用了1.5μm的工藝，計(jì)算機(jī)的主頻為10MHz，芯片面積68.7mm2；2000年，奔騰4由4200萬(wàn)個(gè)晶體管組成，芯片面積224mm2，采用0.18μm工藝；2008年，i7微處理器的晶體管已達(dá)7.31億個(gè)。

一般來(lái)說(shuō)，現(xiàn)在把互連金屬線條間距離的一半稱之為半間距，可用來(lái)衡量或定義每一代技術(shù)的節(jié)點(diǎn)。光刻中臨界尺寸或最小特征尺寸取決于光源波長(zhǎng)和數(shù)值孔徑等因素，臨界尺寸是所定義的半間距的兩倍。按照尺寸縮比要求，每?jī)赡昊蛉旯に囍凶钚【€條技術(shù)節(jié)點(diǎn)的尺度要縮小到原尺寸的70%。用標(biāo)度因子表示為S=0.7×，稱之為登納德標(biāo)度。理想的同比例縮小是指每一代產(chǎn)品，其場(chǎng)效應(yīng)管溝道長(zhǎng)、寬、柵極氧化層的厚度、結(jié)深、電源電壓、閾值電壓等都要縮小，并按照這個(gè)因子來(lái)計(jì)算。1995年，英特爾推出高性能奔騰處理器，技術(shù)節(jié)點(diǎn)和實(shí)際柵長(zhǎng)均為350nm。從350nm以下，每代產(chǎn)品中該數(shù)值只是名義上的標(biāo)稱數(shù)值了。實(shí)際上，CMOS結(jié)構(gòu)中多晶硅的門長(zhǎng)度要比這個(gè)技術(shù)節(jié)點(diǎn)數(shù)值更小。

2011年，英特爾基于22nm工藝制作了一種四核常春藤橋處理器：“Ivy Bridger，Core i7”芯片，在160mm2上有14億個(gè)晶體管。2015年以后，有了更小的加工線條，如10nm、7nm、5nm等。比如，現(xiàn)在采用紫外光（UV）光刻、電子束曝光，甚至X射線光刻方式，可以制備小于10m以下的加工線條。技術(shù)節(jié)點(diǎn)的含義隨時(shí)間也在不斷發(fā)生變化。近些年，受控于各大半導(dǎo)體公司，技術(shù)節(jié)點(diǎn)名稱只是名稱而已，與具體的數(shù)值無(wú)太大相關(guān)性了但總的來(lái)說(shuō)，與最小特征尺寸有關(guān)。對(duì)DRAM來(lái)說(shuō)，光刻的線條半寬越小越好；對(duì)MPU來(lái)說(shuō)，柵長(zhǎng)越小越好。

閃存是日本東芝公司舛岡富士雄（Fujio Masuoka）于1984年發(fā)明的，是一種可移動(dòng)的電可擦寫存儲(chǔ)介質(zhì)，結(jié)構(gòu)類似MOS管器件，在溝道和柵極之間有一個(gè)氧化絕緣包奄的多晶硅浮柵，用于存儲(chǔ)電荷作為信息。閃存的結(jié)構(gòu)特征尺寸已經(jīng)達(dá)到14mn。2005年，閃存的容量是2GB；2008年，16GB；2009年，32GB；2011年，64GB。2013年，128GB，包含640億個(gè)元件，已經(jīng)是當(dāng)初摩爾預(yù)言的65000個(gè)元件數(shù)的100萬(wàn)倍了。這個(gè)數(shù)字相當(dāng)驚人。同微處理器相比，閃存不屬于電發(fā)熱器件，它只有在寫入或擦除信息的時(shí)候才消耗很少的電。因此，可以多層疊加在一起，其密度相當(dāng)大。